重要:
Vitis カーネル フローのインターフェイス で説明したように、AXI4 アダプター インターフェイスは、Vitis HLS で Vitis アプリケーション アクセラレーション開発フローに使用されるデフォルト インターフェイスですが、Vivado IP フローでもサポートされます。AXI4-Stream Accelerator Adapter は、AMD LogiCORE™
Intellectual Property (IP) ソフト コアで、ハードウェア アクセラレータとエンベデッド CPU を接続するためのインフラストラクチャ ブロックとして使用されます。
Vitis HLS でサポートされる AXI4 インターフェイスには、AXI4-Stream インターフェイス (axis)、AXI4-Lite (s_axilite)、および AXI4 マスター (m_axi) インターフェイスがあります。タイミングおよびポートを含む AXI4 インターフェイスの詳細は、
『Vivado Design Suite: AXI リファレンス ガイド』 (UG1037) を参照してください。次のセクションで説明するように、AXI4 インターフェイスはプロトコルに従って通信を管理するアダプターをインプリメントします。このようなアダプターをインプリメントする使用可能な Vitis HLS インターフェイスはほかにありません。
- m_axi
- 配列およびポインター (C++ ではリファレンスも) のみに指定します。
m_axiモードでは、 AXI4 メモリマップド インターフェイスが指定されます。ヒント: 複数の引数を 1 つのm_axiインターフェイスにまとめることができます。 - s_axilite
- このプロトコルは、ストリーム以外のどのタイプの引数にでも指定できます。
s_axiliteモードでは、 AXI4-Lite スレーブ インターフェイスが指定されます。ヒント: 複数の引数を 1 つのs_axiliteインターフェイスにまとめることができます。 - axis
- このプロトコルは、入力/出力引数ではなく、入力引数または出力引数のみに指定します。
axisモードでは、 AXI4-Stream インターフェイスが指定されます。
ヒント: AXI プロトコルにはアクティブ Low リセットが必要です。デザインが AXI インターフェイスを使用している場合、
syn.rtl.reset_level がアクティブ High (デフォルト設定) であれば、ツールは警告を表示してこのリセット レベルを定義します。