C/RTL 協調シミュレーションの出力

C/RTL 協調シミュレーションの出力 - 2023.2 日本語

Vitis 高位合成ユーザーガイド (UG1399)

Document ID

UG1399

Release Date

2023-12-18

Version

2023.2 日本語

Vitis Unified IDE では、HLS コンポーネントの階層構造は <workspace>/<component>/<component>/hls/ のようになっています。 Vitis Component Explorer で HLS コンポーネントを選択し、右クリックメニューから Open In Terminal を選択すると、コンポーネントフォルダーの中身を確認できます。

C/RTL 協調シミュレーションが終了すると、solution フォルダー内に sim フォルダーが作成されます。このフォルダーには、次のものが含まれます。

sim/verilog または vhdl という名前の検証フォルダーが検証される RTL 言語ごとに作成されます。
- シミュレーションに使用された RTL ファイルは、verilog または vhdl フォルダーに保存されます。
- RTL シミュレーションは、検証フォルダー内で実行されます。
- トレースファイルおよび波形ファイルなどの出力は、verilog または vhdl フォルダーに書き込まれます。
sim/report フォルダーには、シミュレーションされた RTL のタイプごとのレポートおよびログファイルが含まれます。
HLS コンパイラでは、sim/autowrap、tv、wrap および wrap_pc などの作業フォルダーも使用されます。これらのフォルダーにユーザーファイルはありません。

ヒント: コンフィギュレーションファイル内で cosim.setup オプションが選択されていると、sim/<hdl> フォルダーに実行ファイルが作成されますが、シミュレーションは実行されません。シミュレーションは、ターミナルでこのシミュレーション .sh または .exe ファイルを実行すると、手動で実行できます。