RTL シミュレーションの解析 - 2023.2 日本語

C/RTL 協調シミュレーションが終了すると、シミュレーション レポートが開き、計測されたレイテンシと II が表示されます。これらの結果は、HLS 合成後にレポートされたデザイン全体の絶対最短パスおよび最長パスに基づく値とは異なります。C/RTL 協調シミュレーション後の結果には、指定したシミュレーション データ セットでの実際のレイテンシと II であり、別の入力スティミュラスを使用すると変わる可能性があります。

パイプライン処理されていないデザインでは、C/RTL 協調シミュレーションで ap_start および ap_done 信号間のレイテンシが計測されます。すべての演算が終了した 1 サイクル後にデザインで新しい入力が読み出されるので、II はレイテンシより 1 長くなります。現在のトランザクションが終了してからしか次のトランザクションは開始されません。

パイプライン処理されたデザインでは、最初のトランザクションが終了する前に新しい入力が読み出されるので、トランザクションが終了する前に複数の ap_start および ap_ready 信号がある可能性があります。この場合、C/RTL 協調シミュレーションでレイテンシはデータ入力値とデータ出力値間のサイクル数として計測されます。II は、新しい入力を要求するために使用される ap_ready 信号間のサイクル数です。