クロックおよびリセット ポート - 2023.2 日本語

ほとんどの場合がそうですが、デザインが完了するのにかかるクロック サイクルが 1 を超える場合、.syn.interface.clock_enable コマンドを使用して、デザインのコンフィギュレーション ファイルにクロック イネーブル ポート (ap_ce) をオプションで追加できます (インターフェイス コンフィギュレーション を参照)。

リセットの動作は、初期化およびリセット動作の制御 で説明されるように、RTL のコンフィギュレーション の設定を使用して変更できます。