ザイリンクス Video PHY Controller IP コアは、ビデオ (DisplayPort および HDMI テクノロジ) MAC 送信または受信サブシステムとプラグアンドプレイ接続できるように設計されています。ビデオ MAC と物理層の間のインターフェイスは標準化されており、共有トランシーバー リソースに簡単にアクセスできます。トランシーバーの制御/ステータス レジスタに動的にアクセスするための AXI4-Lite インターフェイスもあります。
機能
- レジスタ アクセス用に AXI4-Lite をサポート
- DisplayPort および HDMI プロトコルをサポート
- トランシーバーのダイナミック リコンフィギュレーション ポート (DRP) および機能への完全なアクセス
- TX パスと RX パスで独立したライン レート (デバイスによる)
- 1 つのクワッドをサポート
- 位相ロック ループ (PLL) をソフトウェアから切り替え可能
- トランスミッターおよびレシーバーのユーザー クロッキング
- HDMI プロトコル固有の機能
- HDMI クロック検出器
- 4 番目の GT チャネルを TX TMDS クロック ソースとして使用
- 低ライン レートでは NI-DRU (Non-Integer Data Recovery Unit) をサポート。NI-DRU のサポートは HDMI プロトコルのみ
- アドバンスト クロック モードをサポート
詳細は、 『Video PHY Controller LogiCORE IP 製品ガイド』 (PG230) を参照してください。