Vivado 合成を実行して出力ファイルを生成するコンパイル ターゲットに対しては、デザイン プロセスの繰り返し実行にかかる時間を短縮するため、Vitis Model Composer でディスク キャッシュが使用されます。
デザインでキャッシュを有効にすると、コンパイルで合成用に IP インスタンスが生成され、Vivado 合成ツールで合成出力ファイルが生成されたときに、キャッシュ エリアにエントリが作成されます。
キャッシュにエントリが作成されると、IP を新しくカスタマイズしたときにまったく同じプロパティが使用されていれば、IP は合成されず、キャッシュが参照されて、キャッシュ内の該当する合成出力ファイルがデザインの出力ディレクトリにコピーされます。IP インスタンスは再度合成されません。このプロセスはデザインに含まれるすべての IP に対して繰り返されるので、出力ファイルの生成は短時間で終了します。
次のコンパイル ターゲットでは Vivado 合成が実行されますが、デザイン内の IP を合成するためキャッシュにアクセスします。
- ハードウェア協調シミュレーション
- Synthesized Checkpoint
また、デザインをコンパイルするときに Perform analysis に Timing または Resource を指定した場合も、コンパイル ターゲットに関係なく Vivado 合成が実行されます。タイミング解析またはリソース解析は設計中何度も実行するので、IP キャッシュを有効にしておくと、全体的なパフォーマンスが改善します。Perform analysis コンパイル オプションの詳細は、タイミング解析の実行 または リソース解析の実行 を参照してください。
IP キャッシュは、システム上の複数の Simulink モデル間で共有されます。1 つのデザインに含まれる IP を別のデザインで再利用し、IP のカスタマイズがまったく同じで、両方の Simulink モデルのパーツおよび言語設定が同じ場合、いずれかのデザインをコンパイルする際にキャッシュが使用されます。
システム内の IP キャッシュ ディレクトリは、MATLAB コマンド ラインで「xilinx.environment.getipcachepath」と入力すると確認できます。MATLAB コマンド ウィンドウに IP キャッシュ ディレクトリの完全パスが表示されます。
>> xilinx.environment.getipcachepath
ans =
C:/Users/your_id/AppData/Local/Xilinx/Sysgen/SysgenVivado/win64.o/ip
Model Composer での IP キャッシュは、 『Vivado Design Suite ユーザー ガイド: IP を使用した設計』 (UG896) のこのセクションに説明されている Vivado Design Suite での IP キャッシュと同様です。ただし、Model Composer デザインの IP キャッシュのディレクトリと Vivado プロジェクトの IP キャッシュのディレクトリは異なります。