Vector Register ブロックは、ベクター型の入力をサポートします。
説明
Vector Register ブロックは、1 サンプル周期のレイテンシを持つ D フリップフロップ ベースのレジスタをモデル化します。
ブロックのインターフェイス
このブロックには、データ用の入力ポート 1 つとオプションの入力リセット ポートがあります。初期の出力ポート値は、[Block Parameters] ダイアログ ボックスで指定します。入力のデータは、1 サンプル周期後に出力に現れます。リセットすると、[Block Parameters] ダイアログ ボックスで指定された初期値になります。
Vector Register ブロックは、オプションのリセット ポートがあることと、ユーザーが初期値を指定できることが、ザイリンクス Delay ブロックと異なります。
ブロック パラメーター
Simulink® モデルでブロックのアイコンをダブルクリックすると、Block Parameters ダイアログ ボックスが開きます。
- Basic タブ
-
Basic タブには、次のパラメーターがあります。
- Initial value
- レジスタの初期値を指定します。
- Optional Ports
-
- 同期リセット ポートを使用します。
- イネーブル ポートを使用します。
- Super Sample Rate (SSR)
- 各サンプル周期における複数のデータ サンプルの処理を制御します。このブロックは、プライマリ ブロックの演算用に 1-D ベクターのサポートをイネーブルにします。
このブロックで使用されるその他のパラメーターについては、[Block Parameters] ダイアログ ボックスの共通オプション を参照してください。
ザイリンクス LogiCORE
Vector Register ブロックは、合成可能な VHDL モジュールとしてインプリメントされます。ザイリンクス LogiCORE™ は使用されません。