Vitis Model Composer での解析の実行 - 2023.2 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2023-11-15
Version
2023.2 日本語

Vitis Model Composer はビット精度およびサイクル精度のモデリング ツールです。 Simulink® でデザインをシミュレーションすることで、その機能を検証できます。ただし、Model Composer デザインがターゲットの AMD デバイスにインプリメントされたときに正しく機能することを確認するための解析ツールが Model Composer に統合されています。

タイミング解析
Model Composer で生成された HDL ファイルがハードウェアで正しく動作することを確認するには、タイミング クロージャを達成する必要があります。このプロセスを短時間で実行できるようにするため、Model Composer にはタイミング解析が統合されています。
リソース解析
Model Composer で生成された HDL ファイルがターゲット デバイスに収まることを確認するため、使用されているリソースを解析する必要がある場合があります。このプロセスを短時間で実行できるようにするため、Model Composer にはリソース解析が統合されています。
表 1. Vitis Model Composer での解析の実行
Model Composer でのタイミング解析の概要を説明します。
モデルでタイミング解析を実行する方法を説明します。
Timing Analyzer の表の行から Simulink モデルにクロスプローブして、パス上の対応する HDL ブロックをハイライトする方法を説明します。
Timing Analyzer の表に既存のタイミング解析結果を開く方法を説明します。
デザインに発生したタイミング違反の原因を究明する方法を説明します。
Vitis Model Composer でのリソース解析 Model Composer でのリソース解析の概要を説明します。
モデルでリソース解析を実行する方法を説明します。
[Resource Analyzer] ダイアログ ボックスの表から Simulink モデルにクロスプローブし、デザイン内の該当するブロックまたはサブシステムをハイライトする方法を説明します。
[Resource Analyzer] ダイアログ ボックスの表に既存のリソース解析結果を開く方法を説明します。
リソース解析結果を使用してデザインのリソース使用率を最適化する方法を説明します。