Vivado IDE サンプル プロジェクトの特徴 - 2023.2 日本語

AMD Vivado™ IDE サンプル プロジェクト (<code directory>/ip_catalog/example_dds.xpr) を使用すると、Vitis Model Composer から作成された IP を使用する方法を簡単に理解できます。

1. Model Composer から生成された IP がプロジェクトに関連付けられた IP カタログに追加され、RTL フローおよび IP インテグレーター ベース フローで使用できます。
2. デザインには、example_dds_stub に example_dds_0 という IP の RTL インスタンシエーションが含まれており、IP を RTL フローでどのようにインスタンシエートするかが示されています。
3. デザインには、同じ IP を RTL フローにインスタンシエートする example_dds_tb というテストベンチが含まれます。
4. デザインには、パーツに AMD Zynq™ 7000 サブシステムを選択したサンプル IP インテグレーター図が含まれます。この例では AMD Zynq™ 7000 SoC パーツになります。その他すべてのパーツには、MicroBlaze ベースのサブシステムが作成されます。
   図 1. IP インテグレーターの図
5. 選択されたパーツがサポートされるボードの 1 つと同じ場合は、プロジェクトは同じパーツ設定の最初のボードに設定されます。
6. ブロック デザインをインスタンシエートするラッパーが作成され、最上位として設定されます。