- サブシステムの AXI4-Stream 入力および出力ポートは、8 ビットの倍数のビット幅 (最大 128 ビット) を持つ必要があります。
- HLS Kernel を含むデザインに関する注意事項:
- HLS Kernel には AXI4-Stream 入力および出力ポートが必要です。
- HLS Kernel はフリーランニング モードである必要があります。そのためには、HLS 関数に次のプラグマを含めます:
#pragma HLS INTERFACE ap_ctrl_none
port=return。
- HLS Kernel では、関数シグネチャのポート名は、ヘッダー ファイルとソース ファイルの両方で一致する必要があります。
- HLS-AIE デザインに関する注意事項:
- HLS Kernel ブロックは、PL 用の C/C++ コードをインポートして AI エンジンと接続するためにのみ使用できます。HLS ライブラリからのブロックは、AI エンジンと接続し、AI エンジンを使用して協調シミュレーションすることはできません。
-
AI エンジンと接続する HLS カーネルの入力または出力のビット幅が、AIE の PLIO 幅と一致するようにしてください。
- 内部信号をモニターするためのデバッグ出力など、ハードウェア インプリメンテーションに含まれない余分なサブシステムの出力がないことを確認してください。
- 複数の HLS Kernel 入力が同じ信号で駆動される場合、ハードウェア サブシステム外で信号を多重化する必要があるため、各 HLS Kernel 入力には対応するサブシステム入力があります。
- シミュレーション実行間でデザイン入力のいずれかがランダム化されると、検証に失敗したように見えることがあります。この問題を解決するには、入力データを生成する前に、MATLAB の乱数生成器のシードを固定値 (たとえば
rng(1)) に設定します。