Versal アーキテクチャには、デバッガーを DPC に接続するための物理インターフェイスが複数あります。次の表に、各ユース ケースで推奨されるデバッグ インターフェイスを示します。
注記: PS のさまざまな APU および RPU は、PS に統合されている
Arm®
CoreSight™
インフラストラクチャを介してデバッグできます。CoreSight インフラストラクチャには、JTAG-DAP、HSDP、PL および
PCIe®
インターフェイスを介してアクセスできます。詳細は、
『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) のこのセクションを参照してください。
推奨デバッグ インターフェイス | デバックの目的 | 注記 |
---|---|---|
JTAG |
|
JTAG を使用すると、デザイン変更なしにデザインに含まれるすべてのデバッグ コアに低速で接続できます。 |
JTAG + HSDP (Aurora と SmartLynq+) |
|
HSDP と SmartLynq+ モジュールを使用すると、デザインのわずかな変更のみで JTAG よりもはるかに高速なデバッグ接続が可能です。 |