データパスおよびトランスポート層 - 2023.2 日本語

Versal アダプティブ SoC システムおよびソリューション プランニング設計手法ガイド (UG1504)

Document ID
UG1504
Release Date
2023-11-15
Version
2023.2 日本語

エンベデッド デザインでは、データパスの主な目的は、システム アプリケーションにある必要なデータフローをキャプチャすることです。ビジョン処理システムの場合、データフローには、インライン処理されるオンチップおよびオフチップ システム メモリ (BRAM、UltraRAM、DRAM など) に格納されているイメージ センサー (カメラ、LiDAR など) からの情報が含まれることがあります。ネットワーク システムの場合、データフローはイーサネットや Interlaken のような 2 つの規格間のプロトコル ブリッジとして機能することがあります。

PL のアクセラレータ データパス (入力および出力) は、メモリ マップド AXI インターコネクトにマップされている AXI4-Stream インターフェイスおよび制御インターフェイスにマップされます。この制御インターフェイスにより、これらのアクセラレータをソフトウェア スタックで制御できます。

同様に、AI エンジン アクセラレータ データパスは AXI4-Stream インターフェイスにマップされます。AI エンジン カーネルには、ランタイムのアップデートを可能にするランタイム パラメーター (RTP) インターフェイスがあります。XRT (ザイリンクス ランタイム) API を介して、RTP 機能にアクセスできます。AI エンジンは、DDR メモリへのグローバル メモリ アクセスもサポートしており、アプリケーション固有のバッファーを可能にしています。