メモリ階層 - 2023.2 日本語

Versal アダプティブ SoC システムおよびソリューション プランニング設計手法ガイド (UG1504)

Document ID
UG1504
Release Date
2023-11-15
Version
2023.2 日本語

広帯域幅メモリを必要とする演算処理重視のアプリケーションでは、DDR メモリから PL RAM (UltraRAM/BRAM) へのメモリ キャッシュなど、アプリケーション特化型のメモリ階層を構築する方法が最適です。Versal デバイスでは、NoC を介して DDR メモリへアクセスできます。DDR メモリは、デバイス ファブリックへ接続され、Arm Cortex-A72AI エンジンは、NoC を介して接続されています。PL の DMA データ ムーバーを使用して、中間の PL RAM ステージをキャッシュやデータ バッファーに活用して、ハード IP と DDR メモリ間のデータ移動を制御できます。

注記: Versal デバイスは、以前のアーキテクチャと同様にソフト メモリ コントローラーもサポートします。

Versal デバイスは、DMA を使用する DDR メモリ アクセスを提供します。DDR メモリは、ハード メモリ コントローラーと NoC を介してデバイス ファブリックおよびその他のハード IP に接続されます。PL のデータ ムーバーを使用して、DDR メモリとのデータ移動を制御できます。Versal デバイスでは、DDR メモリ コントローラーを使用して、最大帯域幅に対応できるように NoC を構成することも可能です。

ヒント: NoC コンパイラを使用して、必要な総帯域幅に最適なソリューションを判断します。