I/O プランニングの実行可能な Vivado Design Suite プロジェクト タイプ - 2023.2 日本語

Versal アダプティブ SoC ボード システム設計手法ガイド (UG1506)

Document ID
UG1506
Release Date
2023-11-15
Version
2023.2 日本語

I/O プランニングは、次のいずれかのプロジェクト タイプで実行できます。

I/O プランニング プロジェクト
I/O プランニング プロジェクトは簡単なエントリ ポイントで、一部の I/O 制約を指定して、定義したピンから最上位 RTL ファイルを生成できます。
RTL プロジェクト
RTL プロジェクトでは、合成およびインプリメンテーションが可能であり、より包括的なデザイン ルール チェック (DRC) を実行できます。また、IP コアも生成できます。これは、メモリ インターフェイスのピン配置プランニング、高パフォーマンス XPHY ロジック、および GT を使用するコアで重要です。

合成後のネットリストでは、さらに包括的な DRC を実行できます。インプリメンテーションおよび PDI 生成後も同様です。このため、AMDでは、クロック コンポーネントと一部の基本的なロジックを含むスケルトン デザインを使用して、DRC を実行することをお勧めします。これにより、後でボードで問題が発生しないピン定義を作成できます。

推奨されるサインオフ プロセスでは、RTL プロジェクトを PDI 生成まで実行し、すべての DRC を実行します。ただし、デザイン サイクルによってはそれほど時間がなく、合成可能な RTL が作成される前に I/O コンフィギュレーションを定義することが必要な場合もあります。Vivado ツールでは RTL 作成前に I/O プランニングを実行できますが、この時点で実行可能な DRC チェックは限られます。また、I/O 規格とピン割り当てを含むダミーの最上位デザインを作成すると、バンク規則に関連する DRC を実行するのに役立ちます。