PCB 上の物理コンポーネントに対する配置 - 2023.2 日本語

Versal アダプティブ SoC ボード システム設計手法ガイド (UG1506)

Document ID
UG1506
Release Date
2023-11-15
Version
2023.2 日本語

まず、PCB 上のデバイスの配置を決定する必要があります。固定されている PCB コンポーネントおよび内部デバイス リソース両方の位置を考慮します。たとえば、デバイス パッケージ上の GT インターフェイスを、それと通信する PCB 上のコンポーネントの近くに配置すると、PCB トレース長が短くなり、PCB ビア数を削減できます。

重要なインターフェイスを含む PCB の図を使用すると、PCB 上でのデバイスの向きおよび PCB コンポーネントの配置を決定するのに役立ちます。配置を決定したら、デバイスの I/O インターフェイスをプランニングできます。

メモリなどの高速インターフェイスは、それと通信する PCB コンポーネントと短距離で直接接続できると有益です。これらの PCB トレースは通常一致した長さにする必要があり、可能な限り PCB ビアを使用しないようにします。この場合、接続を短くし、BGA ピンの大きなマトリックス内から配線を取り出すのを回避するため、デバイスのエッジに最も近いパッケージ ピンが適しています。詳細は、 『Versal アダプティブ SoC PCB デザイン ユーザー ガイド』 (UG863)このセクションを参照してください。

この段階で AMD Vivado™ IDE の I/O Planning レイアウトを使用すると、デバイスの上面と下面の両方が表示され、物理的なデバイスの寸法に対して I/O 接続を視覚化できるので便利です。

熱ヒント: 熱が問題となるデザインでは、ほかの消費電力が大きいコンポーネントに対するデバイスの配置に注意して、熱結合を最小限に抑え、エアフローが最大限になるようにしてください。デバイスを消費電力が大きい別のコンポーネントの排気口に配置したり、ボードの温度上昇が動作温度に悪影響を与えるような場所に配置しないようにしてください。AMDでは、熱シミュレーションを実行し、デバイスの配置および環境条件がデバイスのジャンクション温度にどのように影響するかを調べることをお勧めします。

次の図に、I/O Planning レイアウトを示します。

図 1. I/O Planning レイアウト