AMDでは、デザインの最初の段階の 1 つとして、ピン配置を選択する前にクロック リソースを選択することをお勧めします。クロックを選択すると、特定のピン配置が決定し、そのロジックの配置を指定できます。クロックを適切に選択することにより、優れた結果を得ることができます。次を考慮します。
- 特にリソース使用率の高い大型デバイスでは、クロック プランニングと共に制約を作成します。
- デザイン クロージャに必要な場合は、クロック リソースを手動で配置します。
- 高パフォーマンス I/O インターフェイスに、XPHY ロジックを使用する XPIO SelectIO™ インターフェイスを使用します。このインターフェイスはデバイスの一番下の行にあり、特定のクロック要件がありますが、これらの要件は Advanced IO Wizard および Advanced IO Planner を使用すると満たされます。
- PS および GT リソースの下にある XPIO コーナー バンクでは、BUFGCE_DIV および BUFGCTRL リソースへの直接アクセスがないなど、クロッキング機能は限られます。
- 追加のデバイス特有の機能には、問題を回避してデバイス機能を利用するために、前もってプランニングしておく必要があるものもあります。Versal デバイスの機能の詳細は、 『Versal アダプティブ SoC クロッキング リソース アーキテクチャ マニュアル』 (AM003) のこのセクション、 『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010)、および 『Versal アダプティブ SoC パッケージおよびピン配置アーキテクチャ マニュアル』 (AM013) の「XPIO バンク内のバイト間およびニブル間クロッキング」の表を参照してください。
注記: PLL/MMCM に配線できるのは、GC ピンのみです。XPHY 受信インターフェイスのストローブ (デスティネーション クロック) に使用できるのは、XCC ピンのみです。XCC の選択により、ストローブで到達可能な XPHY とその数が決定されます。これらの規則の詳細は、
『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010) の「XPIO バンク内のニブル間およびバイト間クロッキング」を参照してください。