ZU19 Zynq UltraScale+ MPSoC の T1 スケルトン デザイン - 1.0 日本語

ZU19 Zynq UltraScale+ MPSoC のデザインでは、PS Cortex®-A53 プロセッサで Linux が実行され、ホストから ZU19 の異なる部分への PCIe Gen3 x8 接続があります。これらの接続は、AXI インターコネクトを介して達成されます。次の接続があります。

• プロセッシング システムとその DDR
• MIG DDR コントローラーを介する PL DDR
• 100G MAC
• 2 つの 25G MAC 接続

次のブロック図に、これらの接続を示します。