100G インターフェイスは、4 つのポートで 4 つの 25G レーンに分けられます。データは、Zynq UltraScale+ MPSoC および Zynq UltraScale+ RFSoC の PCIe から DPDK pktgen アプリケーションを使用して転送されます。ホストとのデータの送受信には、ザイリンクス QDMA IP コアが使用されます。4 つの 25G レーンはそれぞれ、Zynq UltraScale+ MPSoC および Zynq UltraScale+ RFSoC デバイスの QDMA コアのキュー 1、2、3、および 4 にマップされます。データは、Zynq UltraScale+ MPSoC と Zynq UltraScale+ RFSoC の間で内部インターフェイスを介して転送されます。