ZU48DR Zynq UltraScale+ RFSoC のデザインには、PS Cortex-A53 プロセッサ上で実行されている Linux があります。また、ホストから ZU48 の異なる部分への PCIe Gen4 x8 インターフェイス接続もあります。次の接続は、AXI インターコネクトを介して達成されます。
- PS と PS DDR メモリ コントローラー間の接続
- MIG DDR メモリ コントローラーを介する PL DDR への接続
次の図に、これらの接続を示します。
図 1. ZU48 スケルトン デザインの接続