AMD Versal™ アーキテクチャで導入された AI エンジン アレイは、5G ワイヤレスや機械学習アルゴリズムなど、演算処理の多いアプリケーションや複雑な DSP を多用するアプリケーション向けのソリューションを提供します。AI エンジンは、メモリとインターコネクトが統合された高性能 VLIW ベクトル (SIMD) プロセッサで、デバイス内の 2 次元アレイ ネットワークに接続されたほかの AI エンジン コアとの通信に使用します。
Versal アダプティブ SoC 用の PDM の AI Engine タブは、AI コア シリーズ ファミリと、一部の AI エッジ シリーズのデバイスで使用可能です。PDM では、特定の設定の AI エンジン ブロックの消費電力が見積もられます。次の図は、AI エンジンの消費電力インターフェイスを示しています。
早期段階の消費電力見積もりでは、クロック周波数、コア数、カーネル タイプ、コアのベクター負荷平均比率など AI エンジン アレイのコンフィギュレーションの詳細を指定する必要があります。サポートされるカーネル タイプは、Int8、Int16、Int32、および浮動小数点です。
Data Memory および Interconnect Load フィールドは、使用されている AI エンジンの数に基づいて自動的に入力され、アプリケーション要件に基づいて上書きできます。AI エンジン タイルには 8 つのメモリ バンクがあります (各バンクのサイズは 4 KB で、1 タイルあたり合計 32 KB です)。デフォルトでは、PDM はこれらすべてを使用します。アプリケーションがより少ないバンク アクセスを必要とする場合、これをオーバーライドできます。
メモリ R/W レートとは、各バンクの平均の読み出し/書き込みメモリ アクセスです。
AI エンジン アレイ インターフェイスは、AMD Versal™ アダプティブ SoC の残りの部分にアクセスできます。プログラマブル ロジック (PL) とネットワーク オンチップ (NoC) の両方に対応したインターフェイス タイルがあり、これらのインターフェイス タイルはストリームとして表されます。PL/NoC ストリームは、デザイン アプリケーションに応じて上書きできます。インターコネクト フィールドは読み取り専用で、入力に基づいて計算されます。PL ストリームは AI エンジン タイルの最初の行で使用可能なストリームを表示し、使用される 64b PL ストリームの数を指定できなす。PL ストリームは、使用される 20 AI エンジン タイルごとにデフォルトで 14 ストリームに設定することをお勧めしますが、ただし、PL ストリームは変更できます。PL のストリームが総 AI エンジン アレイ内で使用可能なストリームを超えた場合、DRC が表示されます (Utilization の表でセルが黄色になります)。
インターコネクト負荷は、12% の固定値に平均化され、消費電力への影響は最小限です。これは、次のセクションで説明するインポート フローを使用すると変更できます。クロック速度の最大範囲は、–3H グレードで 1300 MHz のデバイスのスピード グレードによって異なります。詳細は、 『Versal アダプティブ SoC AI エンジン アーキテクチャ マニュアル』 (AM009) を参照してください。