AMD UltraScale+™ および AMD Versal™ アダプティブ SoC の GTY では、1.2 Gb/s ～ 32.75 Gb/s の連続データ レートがサポートされます。AMD Versal™ GTY ページは、以前のデバイス ファミリと比較して、ほとんど違いがありません。
Versal デバイスでは、ハード IP ブロックの選択は、GT ページから Hard IP Blocks ページに分離されます。Versal アダプティブ SoC では、ハード IP を Hard IP Blocks ページに設定する必要があります。
GTY
Versal アダプティブ SoC GTY では、1.2 Gb/s ～ 32.75 Gb/s の連続データ レートがサポートされます。Versal GTY ページは、以前のデバイス ファミリと比較して、ほとんど違いがありません。
次の Versal デバイスのクロック ソースは異なります。
- LCPLL
- 低ジッター用の LC タンク ベースの VCO では、最大データ レートがサポートされます。
- RPLL
- リング オシレーター ベース、わずかに低い消費電力、低データ レート。注記: Add GTY インターフェイスまたは Manage IP を使用して、目的のプロトコルの GTY 設定を入力し、すべての列が正しく指定されるようしてください。Versal デバイスには、GTY 設定に対して次の変更が含まれます。
表 1. GTY (トランシーバーの消費電力見積もり) ソース UltraScale+ デバイス Versal デバイス LCPLL QPLL (4 チャネルで共有) LCPLL (2 チャネルで共有) デバッグ Eyescan 現在サポートされていません。 リング型 PLL CPLL RPLL イーサネット MAC CMAC MRMAC
GTYP
GTYP は Versal アダプティブ SoC デバイスで利用可能です。GTYP は、IP およびピンの互換性も含め、すべての面で GTY のスーパーセットです。これは PCIe® Gen5 をサポートする GTY のアップグレード バージョンです。GTYP の詳細は、 『Versal アダプティブ SoC GTY および GTYP トランシーバー アーキテクチャ マニュアル』 (AM002) を参照してください。
GTM
GTM は Versal アダプティブ SoC と一部の Virtex UltraScale+ デバイスに使用可能な高速シリアル トランシーバーで、PAM4 および NRZ 信号の送信がサポートされます。
Versal アダプティブ SoC GTM では、9.5 Gb/s ～ 116 Gb/s の非連続データ レートがサポートされます。詳細は、 『Versal アダプティブ SoC GTM トランシーバー アーキテクチャ マニュアル』 (AM017)を参照してください。
Virtex UltraScale+ でサポートされる最大データ レートは 58 Gb/s で、最小データ レートは 9.8 Gb/s です。Virtex UltraScale+ での GTM の使用に関する詳細は、 『Virtex UltraScale+ FPGA GTM トランシーバー ユーザー ガイド 』 (UG581) を参照してください (要登録)。
GTH
GTH トランシーバーは、UltraScale+ デバイスで利用できます。GTH は電力効率に優れたトランシーバーで、500 Mb/s ～ 16.375 Gb/s のライン レートをサポートします。詳細は、 『UltraScale アーキテクチャ GTH トランシーバー ユーザー ガイド 』 (UG576) を参照してください。