プロセッサと PLL - 2023.2 日本語

Power Design Manager ユーザー ガイド (UG1556)

Document ID
UG1556
Release Date
2023-10-18
Version
2023.2 日本語

Versal アーキテクチャの PS には、フル消費電力向けの機能豊富な 64 ビット デュアル コア Arm Cortex®-A72 (APU) と、低消費電力ドメイン向けのデュアル コア Arm Cortex-A72 (RPU) が統合されています。APU PLL はフル消費電力ドメインで使用でき、Arm Cortex-A72 コア、L2 キャッシュ、FPD インターコネクト、および CCI のクロックを生成します。RPU PLL は低消費電力ドメインで使用でき、Arm Cortex-A72 コア、TCM、OCM、および LPD インターコネクトのクロックを生成します。

注記: A72S を使用する場合は、L2 キャッシュを有効にする必要があります。PDM はこれを自動的に実行し、FPD に消費電力を追加します。
図 1. FPD のコンフィギュレーション