INPUT_ADDR - 2.0 Japanese

Vitis AI RNN ユーザー ガイド (UG1563)

Document ID
UG1563
Release Date
2022-01-20
Version
2.0 Japanese

input_addr レジスタは、入力アクティベーションの DDR アドレスを示すために使用します。次の表に、input_addr レジスタの詳細を示します。

ビット レジスタ アドレス R/W 説明
31:0 INPUT_ADDR_H 0x28 R/W 入力の DDR アドレスの上位 32 ビット。上位出力アドレス レジスタと共有します。
31:0 INPUT_ADDR_L 0x2C R/W 入力の DDR アドレスの下位 32 ビット。