INSTR_ADDR - 2.0 Japanese

Vitis AI RNN ユーザー ガイド (UG1563)

Document ID
UG1563
Release Date
2022-01-20
Version
2.0 Japanese

instr_addr レジスタは、RNN カーネル向け DPU に対する命令の DDR メモリ アドレスを示します。DDR メモリ アドレスのデフォルト幅は 64 ビットのため、2 つの 32 ビット レジスタを使用して命令アドレスを表します。次の表に、instr_addr レジスタの詳細を示します。

ビット レジスタ アドレス R/W 説明
31:0 INSTR_ADDR_H 0x1C R/W 命令の DDR アドレスの上位 32 ビット。モデル パラメーター アドレス レジスタと共有します。
31:0 INSTR_ADDR_L 0x20 R/W 命令の DDR アドレスの下位 32 ビット。