AXI マスターの追加 - 2023.2 日本語

MicroBlaze プロセッサ エンベデッド デザイン ユーザー ガイド (UG1579)

Document ID
UG1579
Release Date
2023-11-01
Version
2023.2 日本語

メモリ IP デザインを完成するには、MicroBlaze エンベデッド プロセッサなどの AXI マスターまたは外部プロセッサが必要です。次の手順に従って、ブロック デザインに MicroBlaze プロセッサをインスタンシエートします。

  1. Add IP コマンドをクリックし、検索フィールドに「Micro」と入力して MicroBlaze プロセッサを選択し、ダブルクリックしてデザインに追加します。
  2. 基本的な MicroBlaze システムを構築するため Run Block Automation をクリックし、ダイアログ ボックスで次の図に示すように設定します。
    • Preset: None (または必要なものに設定)
    • Local Memory: ローカル メモリのサイズを選択します。
    • Local Memory ECC: 必要に応じて ECC をイネーブルにします。
    • Cache Configuration: キャッシュ メモリのサイズを選択します。
    • Debug Module: デバッグ モジュールのタイプを指定します。
    • Peripheral AXI Interconnect: このオプションは必ず [Enabled] に設定します。
    • Interrupt Controller: 設定はオプションです。
    • Clock Connection: クロック ソースを選択します。

      次の図に、Run Block Automation ダイアログ ボックスを示します。



  3. OK をクリックします。

    ブロック オートメーションを実行すると、MicroBlaze プロセッサのサポートに必要な IP がブロック デザインに追加され、接続されます。次の図ようなブロック デザインが表示されるはずです。メモリ IP はまだ MicroBlaze プロセッサには接続されていません。



  4. デザイン キャンバス上部にある Run Connection Automation をクリックし、メモリ IP コアを MicroBlaze プロセッサに接続します。次の図に示す Run Connection Automation ダイアログ ボックスが開きます。

  5. S_AXImig_7series_0 インターフェイスを選択します。
    注記: UltraScale メモリ IP の場合は、mig_0C0_DDR4_S_AXI インターフェイスを選択します。

    デフォルトでは、/microblaze_0 (Cached) が選択されています。

  6. Interconnect IP の場合は、AXI Interconnect または AXI SmartConnect を選択します。メモリ IP などの高帯域幅のアプリケーションでは、Auto を選択すると AXI SmartConnect IP が選択されます。
  7. ほかのオプションはデフォルト値のままにします。
  8. OK をクリックします。

次の図に示すように、AXI Interconnect がインスタンシエートされ、メモリ IP コアと MicroBlaze プロセッサが接続されます。



外部リセット ソースに接続したり、Concat IP を介して割り込みソースを MicroBlaze プロセッサに接続したりして、残りの接続を完了させます。