MicroBlaze IP コアのインスタンシエート - 2023.2 日本語

MicroBlaze プロセッサ エンベデッド デザイン ユーザー ガイド (UG1579)

Document ID
UG1579
Release Date
2023-11-01
Version
2023.2 日本語

次の図のように、ブロック デザインを作成して、MicroBlaze IP の 2 つのインスタンスをインスタンシエートします。

図 1. 複数の MicroBlaze インスタンスを含むブロック デザイン

バナーに Run Block Automation リンクが表示されます。Run Block Automation リンクをクリックして、両方の MicroBlaze インスタンスに対してブロック オートメーションを実行します。このオプションは、デザイン要件によって異なります。

次に例を示します。

  • 両方の MicroBlaze プロセッサを、1 つのシステム クロックから実行するか、完全に個別に実行することが可能です。
  • どちらの MicroBlaze プロセッサも Clocking Wizard IP を共有しているか、独立した Clocking Wizard IP を含んでいます。

このトポロジでは、各 MicroBlaze プロセッサに個別の Clocking Wizard IP を使用します。

図 2. 2 つの MicroBlaze デザインの Run Block Automation ダイアログ ボックス

ブロック デザインは次の図のようになります。

図 3. ブロック オートメーション実行後のブロック デザイン

注記: 同じ MicroBlaze Debug Module が両方の MicroBlaze プロセッサで共有され、2 つのデバッグ インターフェイスをサポートするように自動的に設定されます。

この段階で、必要に応じてデザインにペリフェラルを追加できます。ここでは、2 つの AXI UART Lite インスタンス (GPIO と AXI BRAM Controller) が追加されています。

  • AXI UART Lite IP は、各 MicroBlaze プロセッサ インスタンスに接続されています。
  • GPIO は、MicroBlaze IP の 1 つのインスタンスに接続されています。
  • Block Memory Generator を制御する AXI Block RAM Controller は、両方の MicroBlaze プロセッサで共有されます。
  • Clocking Wizard IP の 1 つへ入力されるクロックはオンボードの System Differential Clock で、もう 1 つの Clocking Wizard IP はオンボードの PCIe® クロックに接続されます。