メモリ IP コアを含まない MicroBlaze デザイン - 2023.2 日本語

MicroBlaze プロセッサ エンベデッド デザイン ユーザー ガイド (UG1579)

Document ID
UG1579
Release Date
2023-11-01
Version
2023.2 日本語

メモリ IP コアを含まない MicroBlaze プロセッサを使用したデザインでは、Clocking Wizard IP をインスタンシエートして必要なクロックを生成できます。プラットフォーム ボード フローでは、接続を次のように設定できます。

  1. MicroBlaze プロセッサをデザインでインスタンシエートした後に、Run Block Automation リンクをクリックします。これにより次の図に示すような MicroBlaze サブシステムが作成されます。

  2. 次の図に示すように、[Run Block Automation] ダイアログ ボックスの [Clock Connection] で New Clocking Wizard を選択して Clocking Wizard IP をインスタンシエートするようにし、OK をクリックします。

    ブロック オートメーションを実行すると、Processor System Reset IP もインスタンシエートされ、デザインのさまざまなブロックに接続されます。

    IP インテグレーター キャンバスは次の図のようになります。



  3. Run Connection Automation をクリックして /clk_wiz_1/CLK_IN1_D を選択し、ボード定義に従ってオンボード クロックを Clocking Wizard IP の入力に接続します。
    注記: Clocking Wizard をカスタマイズして、デザインに必要なさまざまなクロックを生成できます。


  4. [Run Connection Automation] ダイアログ ボックスの [Select Board Part Interface] で、ターゲット ボードに対応するボード インターフェイスを選択する場合は sys_diff_clock を選択し、異なる入力クロック ソースを Clocking Wizard IP に接続する場合は Custom を選択して、OK をクリックします。

  5. Clocking Wizard のリセット ピンには、ターゲット ボードの専用リセット インターフェイスまたはカスタム リセット入力ソースを選択します。

    注記: 上記の手順 4 および 5 は、[Board] ウィンドウの [Clock Sources] フォルダーの下の [System Differential Clock] および [Reset] フォルダーの下の [FPGA Reset] をドラッグ アンド ドロップしても実行できます。
  6. Processor System Reset ブロックの ext_reset_in ピンには、上記の手順の Clocking Wizard に選択したのと同じリセット ソースまたはカスタム リセット ソースを選択します。

    選択して OK をクリックすると、IP インテグレーターのキャンバスは次の図のようになります。



    注意:
    プラットフォーム ボード フローを使用しない場合、Clocking Wizard の locked 出力が Processor System Reset の dcm_locked 入力に接続されていることを確認してください。