メモリ IP コアを含む MicroBlaze デザイン - 2023.2 日本語

メモリ IP コアには、ユーザー クロック (ui_clock) が含まれ、5 つまで (UltraScale メモリ IP の場合は 4 つまで) のクロックを残りのデザインに使用できます。この接続は次のように設定できます。

1. メモリ IP を含むデザインでプラットフォーム ボード フロー オートメーションを使用する場合は、メモリ IP を追加 (または [Board] ウィンドウから DDR3 SDRAM/DDR4 SDRAM をドラッグ アンド ドロップすることによりメモリ IP をインスタンシエートしてボード用にそれを設定) してから、ブロック オートメーションを実行することをお勧めします。これにより、オンボード クロックがメモリ IP コアに接続されます。

   これでメモリ IP をカスタマイズして追加のクロックを生成できます。

   
   
   
2. MIG を設定してその他のクロックを生成したら、デザイン キャンバス上部の Run Connection Automation リンクをクリックします。

   次の図に示すように、[Run Connection Automation] ダイアログ ボックスに ddr3_sdram インターフェイスが使用可能であることが示されます。

3. OK をクリックします。
   
   

   次の図に示すように、インターフェイス ポートがメモリ IP に接続されます。

   
   
   
4. MicroBlaze プロセッサをデザインに追加し、[Run Block Automation] をクリックしてブロック オートメーションを実行します。
   
   
5. 次の図に示すように、[Run Block Automation] ダイアログ ボックスの Clock Connection でメモリ IP の ui_clk (/mig_7series_0/ui_clk または mig_7series/u_addn_clk_0) を MicroBlaze プロセッサのクロック ソースとして選択し、OK をクリックします。
   ヒント: デフォルトでは、mig_7series_0/ui_addn_clk_0 が選択されています。
   
   
   

   MicroBlaze サブシステムが作成され、ui_addn_clk_0 が入力ソース クロックとしてサブシステムに接続されます (次の図でハイライトされているネット)。

   
   
   
6. さらに次を接続します。
   1. Connection Automation をクリックし、/mig_7series/S_AXI を選択してメモリ IP を MicroBlaze に接続します。
   2. [Run Connection Automation] ダイアログ ボックスで S_AXI インターフェイスの [Master] に [/microblaze_0/microblaze_0 (Cached)] を選択します。
   3. S_AXI のほかの設定はデフォルトの Auto のままにします。
      
      
   4. オンボード リセットを Memory IP の sys_rst 入力に接続します。
   5. ext_reset_in の rst_mig_7_series_0_100M (Processor System Reset ブロック) を reset (FPGA リセット) に接続します。
   6. OK をクリックします。

      次の図に、設計アシスタンスを使用して MicroBlaze メモリ IP の接続を完成させた状態を示します。