参考資料 - 2023.2 日本語

1. 『Zynq UltraScale+ MPSoC Verification IP データシート』 (DS940)
2. 『Zynq 7000 SoC Verification IP データシート』 (DS941)
3. 『Zynq UltraScale+ MPSoC: エンベデッド デザイン チュートリアル』 (UG1209)
4. 『Zynq 7000 SoC: エンベデッド デザイン チュートリアル』 (UG1165)
5. 『Triple Modular Redundancy (TMR) LogiCORE IP 製品ガイド』 (PG268)
6. 『UltraScale Architecture-Based FPGAs Memory IP LogiCORE IP 製品ガイド』 (PG150)
7. 『Zynq 7000 SoC テクニカル リファレンス マニュアル』 (UG585)
8. Zynq 7000 SoC および 7 シリーズ デバイス メモリ インターフェイス ソリューション (UG586)
9. Vitis 統合ソフトウェア プラットフォームの資料
10. Zynq-7000 SoC ソフトウェア開発者向けガイド』 (UG821)
11. 『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835)
12. 『Zynq 7000 SoC パッケージおよびピン配置ガイド』 (UG865)
13. 『Vivado Design Suite ユーザー ガイド: デザイン フローの概要』 (UG892)
14. 『Vivado Design Suite ユーザー ガイド: Vivado IDE の使用』 (UG893)
15. 『Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力』 (UG895)
16. 『Vivado Design Suite ユーザー ガイド: 合成』 (UG901)
17. 『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903)
18. 『Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange』 (UG909)
19. 『ISE から Vivado Design Suite への移行ガイド』 (UG911)
20. 『Zynq 7000 SoC PCB デザイン ガイド』 (UG933)
21. 『Vivado Design Suite チュートリアル: エンベデッド プロセッサ ハードウェア デザイン』 (UG940)
22. 『UltraScale アーキテクチャ ライブラリ ガイド』 (UG974)
23. 『Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計』 (UG994)
24. 『Vivado Design Suite チュートリアル: IP インテグレーターを使用した IP サブシステムの設計』 (UG995)
25. 『Zynq UltraScale+ デバイス パッケージおよびピン配置ユーザー ガイド』 (UG1075)
26. 『Zynq UltraScale+ デバイス テクニカル リファレンス マニュアル』 (UG1085)
27. 『Vivado Design Suite ユーザー ガイド: カスタム IP の作成とパッケージ』 (UG1118)
28. 『Zynq UltraScale+ MPSoC: ソフトウェア開発者向けガイド』 (UG1137)