[Block RAM Power] シートの使用 - 2023.2 日本語

Xilinx Power Estimator ユーザー ガイド (UG440)

Document ID
UG440
Release Date
2023-10-19
Version
2023.2 日本語
AMD デバイスには専用のブロック RAM リソースがあります。XPE で正確なブロック RAM パラメーターを設定するには、デバイス リソースやコンフィギュレーションについて十分に理解している必要があります。ブロック RAM のインプリメンテーションの詳細がわかっている場合は、ブロック RAM モードの設定による精度の向上のガイドラインに従ってください。詳細がわからない場合は、ブロック RAM の仮見積もりを参照してください。
注記: 分散 RAM/ROM および SRL の使用設定は、[I/O Power] シートの使用 で指定する必要があります。
[Block RAM Power] シートには、XPE Memory Generator ウィザードを用いて情報を入力できます。このウィザードは、[Block RAM Power] シートの Add Memory をクリックすると表示されます。このウィザードを使用すると、[Block RAM Power] シートに簡単に行を追加できます。このウィザードの使用方法については、Memory Generator ウィザードと [Block RAM Power] シート (ブロック メモリ)を参照してください。

[Block RAM Power] シートの列の詳細を次に示します。

[Enable Rate] 列
Enable Rate を使用して、各ブロック RAM のポートが読み出しまたは書き込み動作に対して有効になる時間の比率を指定します。消費電力を抑えるために、デザインでブロック RAM が使用されていないクロック サイクルでは、RAM イネーブル信号を Low にできます。ブロック RAM の Enable RateClock レートは、電力を最適化する際に最も重要なパラメーターです。
[Write Rate] 列
Write Rate は、各ブロック RAM のポートが書き込み動作を実行する時間の比率を示します。読み出しレート (Read Rate) は、100% から書き込みレート (Write Rate) を引いた比率となります。これは [Enable Rate] に対する相対値ではありません。たとえば [Enable Rate] が 25% で、書き込み動作はその時間の半分となる場合、[Write Rate] は合計時間の 12.5% となります。
[Signal Rate] 列 (読み出し専用)
特定のブロック RAM 出力ポートの 1 秒間の遷移数 (百万単位) を定義します。これはポート イネーブル レートやポート幅の加重平均が考慮された読み出し専用の列です。

次の図に、ブロック RAM コンフィギュレーション モードおよびビット幅が消費電力の見積もりに与える影響を示します。

図 1. [Block RAM Power] シート - ブロック RAM コンフィギュレーション モードおよびビット幅による消費電力の見積もりへの影響 (7 シリーズ デバイス)