DDR4 インターフェイスの信号と接続

重要: デュアルスロット DIMM トポロジでは、SI 反射の影響を軽減するために、DIMM #0 をアダプティブ SoC から最も遠いコネクタに配置します。DIMM #1 コネクタはアダプティブ SoC に最も近い場所に配置します。

重要: Vivado AXI NoC IP のカスタマイズ時に [Future Expansion for PCB Design] を [Optimum] に設定したシングル ランクおよびシングル スロット RDIMM 構成の場合、DDR4 出力クロック ピンのサイトは、ニブル内で入れ替わります。CK_T ピンが N サイトに、CK_C ピンが P サイトになります。これは既知の挙動で、動作時に機能への影響はありません。外部メモリ インターフェイスでこれらのピンを手動で入れ替えることはしないでください。DDR4 クロックの位相とその他の外部信号の位相が揃わなくなります。

重要: DDR4 インターフェイスを作成する場合、インターフェイス内のコンポーネントはすべて同じもの (製品番号、データ幅、集積度、およびスピード グレードが同一のもの) を使用する必要があります。