GTY/GTYP トランシーバー インターフェイス

Versal アダプティブ SoC PCB デザイン ユーザー ガイド (UG863)

Document ID
UG863
Release Date
2023-09-14
Revision
1.7 日本語

DisplayPort、SGMII、 PCIe® 、SATA、USB3.0 などの GTY/GTYP トランシーバー インターフェイスについては、 『Versal アダプティブ SoC GTY および GTYP トランシーバー アーキテクチャ マニュアル』 (AM002) を参照してください。PCIe および CPM に関するその他のガイダンスは、次の資料を参照してください。

CPM4/GTY ベースの PCIe 対応デザインの場合

  • 『Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 製品ガイド』 (PG347)
  • 『Versal Adaptive SoC CPM Mode for PCI Express 製品ガイド』 (PG346)

GTY ベースの PCIe 対応ソフト PHY については、 『Versal Adaptive SoC PCIe PHY LogiCORE IP 製品ガイド』 (PG345) を参照してください。

PL PCIE4/GTY ベースの PCIe 対応デザインの場合

  • 『Versal Adaptive SoC DMA and Bridge Subsystem for PCI Express 製品ガイド』 (PG344)
  • 『Versal Adaptive SoC Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG343)

PCIe リセット

PCIe リセット ピンは、互換性のある MIO ピンへ転送可能です。 『Versal Adaptive SoC DMA and Bridge Subsystem for PCI Express 製品ガイド』 (PG344)サブシステムを使用したデザイン を参照してください。

HSDP のガイダンスは、 『SmartLynq+ モジュール ユーザー ガイド』 (UG1514)HSDP ターゲット インターフェイス を参照してください。