次の表に、LPDDR4/4x アプリケーションで使用する必須の信号を示します。
| 信号 | 説明 | 必要な PCB 終端 |
|---|---|---|
| クロック信号 | ||
| CK_T[C]_A、CK_T[C]_B | アドレス/コマンド クロック | なし、ODT 48Ω を使用 |
| コマンド/アドレス信号 | ||
| CA[5:0]_A、CA[5:0]_B | アドレス | なし、ODT 48Ω を使用 |
| 制御信号 | ||
| CS0_A、CS0_B | チップ セレクト | なし、ODT 48Ω を使用 |
| CS1_A、CS1_B | チップ セレクト (デュアル ランクのみ) | なし、ODT 48Ω を使用 |
| LPDDR4: CKE0_A、CKE0_B LPDDR4: CKE1_B、CKE1_B (デュアル ランクのみ) |
クロック イネーブル | GND に 160Ω、VDD2 (1.1V) に 160Ω (図 1 参照) |
| LPDDR4X: CKE0_A、CKE0_B LPDDR4X: CKE1_B、CKE1_B (デュアル ランクのみ) |
クロック イネーブル |
GND に 160Ω、VDD2 (1.1V) に 160Ω (図 1 参照) または VDDQ (0.6V) に 160Ω (図 1 参照)注記: VDDQ に終端する場合は、VDDQ レールが電流をシンクできるようにします。
|
| データ信号 | ||
| DQ[15:0]_A、DQ[15:0]_B | データ | なし、ODT 48Ω を使用 |
| DM[1:0]_A、DM[1:0]_B (存在する場合) | データ マスク | なし、ODT 48Ω を使用 |
| データ ストローブ信号 | ||
| DQS[1:0]_T[C]_A、DQS[1:0]_T[C]_B | 差動データ ストローブ | なし、ODT 48Ω を使用 |
| その他の各種信号 | ||
| RESET_n | リセット (LPDDR4/4x デバイスごとに 1 つ) | GND に 4.7kΩ |
| LPDDR4/4x デバイスのみ | ||
| LPDDR4: ODT_A、ODT_B | オンダイ終端制御 (デバイスごと) |
VDD2 へ直接接続 (ただし省ピン 2x32 では ODT_A。図 7 参照)。 |
| LPDDR4x: ODT_A、ODT_B | オンダイ終端制御 (デバイスごと) |
VDD2 へ直接接続 |
| ZQ0 | キャリブレーション基準 (デバイスごと) | VDDQ に 240Ω |
| ZQ1 | キャリブレーション基準 (デバイスごと、デュアル ランクのみ) |
VDDQ に 240Ω |
| アダプティブ SoC のみ | ||
|
IO_VR_7xx IO_VR_8xx (存在する場合) |
キャリブレーション基準 |
VCCO_7xx に 240Ω VCCO_8xx (存在する場合) に 240Ω |
|
||
図 1. LPDDR4/4X CKE の終端
注記: CKE を VDDQ (0.6V) に終端する場合は、VDDQ レールが電流をシンクできるようにします。
LPDDR4 と LPDDR4x の電源電圧の違い
次の表に示すように、LPDDR4 と LPDDR4x のアダプティブ SoC およびメモリ デバイスの電圧レベルの違いに注意する必要があります。
| インターフェイス | VCCO_xxx (アダプティブ SoC) | VDD2 | VDDQ |
|---|---|---|---|
| LPDDR4 | 1.1V | 1.1V | 1.1V |
| LPDDR4x | 1.2V | 1.1V | 0.6V |
重要: アダプティブ SoC の電源を維持しながら LPDDR4 デバイスの電源を切断する必要がある場合は、アダプティブ SoC の 1.1V VCCO 電源と LPDDR4 の 1.1V VDDQ 電源を分離し、適切に制御します。
次の図に、LPDDR4/4x でサポートされる 2x32、1x32 (ECC あり、なし)、2x16、1x16、および (通常の 2x32 および 1x32 よりもアダプティブ SoC のピンを大幅に削減できる) 省ピン 2x32 と 1x32 の接続を示します。
図 2. 2x32 LPDDR4/4x インターフェイスの接続
図 3. 1x32 (または x48)、ECC ありの LPDDR4/4x インターフェイスの接続
図 4. 1x32 LPDDR4/4x インターフェイスの接続
図 5. 2x16 LPDDR4/4x インターフェイスの接続
図 6. 1x16 LPDDR4/4x インターフェイスの接続
図 7. 省ピン 2x32 LPDDR4/4x インターフェイスの接続
図 8. 省ピン 1x32 LPDDR4/4x インターフェイスの接続
