PMC 専用ピン

Versal アダプティブ SoC の専用ピンは、システム管理の補助に使用します。これらの専用ピンには、ブートモードの選択、外部基準クロック入力、パワーオンリセット入力、JTAG インターフェイス、ステータス信号、エラー信号、およびリアルタイムクロック (RTC) 用のクリスタルオシレーターピンなどの機能があります。

DONE は、4.7 kΩ のプルアップ抵抗を介して Versal アダプティブ SoC 近くで VCCO_503 に接続します。
- DONE ピンを LED ドライバーに接続し、DONE が High に遷移したときに LED を点灯させてブートの成功を視覚的に確認できるようにすることを検討してください。
ERROR_OUT は、4.7 kΩ のプルアップ抵抗を介して Versal アダプティブ SoC 近くで VCCO_503 に接続します。
- ERROR_OUT ピンを LED ドライバーに接続し、ERROR_OUT が High に遷移したときに LED を点灯させてエラーを視覚的に確認できるようにすることを検討してください。
POR_B は、4.7 kΩ のプルアップ抵抗を介して Versal アダプティブ SoC 近くで VCCO_503 に接続します。
- POR_B ピンが複数あるデバイスでは、すべてのピンを PCB レベルで一緒に接続してください。POR_B ピンの数にかかわらず、プルアップ抵抗は 1 つしか必要ありません。
- 電源投入中および電源切断中の POR_B のその他の要件については、Power Design Manager (PDM) ツール (japan.xilinx.com/power からダウンロード) の Power Design シートを参照してください。
PUDC_B ピンが複数あるデバイスでは、すべてのピンを PCB レベルで一緒に接続してください。
- PUDC_B はフローティング状態にせず、接続する必要があります。
  - コンフィギュレーション中にプログラマブルロジックの I/O をトライステートにするには、High に接続します (VCCO_503 に 1.0 kΩ)。
  - コンフィギュレーション中にプログラマブルロジックの各 I/O の内部プルアップをアクティブにするには、Low に接続します。
VCC_BATT ピンが複数あるデバイスでは、すべてのピンを PCB レベルで一緒に接続してください
VCC_FUSE ピンが複数あるデバイスでは、すべてのピンを PCB レベルで一緒に接続してください
JTAG ボードのテストと Versal デバイスのデバッグ用に、TMS、TCK、TDI、および TDO を JTAG 規格に従って JTAG ケーブル/コントローラー用 JTAG コネクタに接続します。JTAG ケーブルの接続例については、『プラットフォームケーブル USB II データシート』 (DS593) を参照してください。
VCCO_503 へ接続する TMS、TCK、および TDI ラインには、Versal アダプティブ SoC 近くに 4.7 kΩ のプルアップ抵抗を配置します。
- 相互接続されたすべての JTAG チェーンには、同じ電源レールを使用して電源供給する必要があります。異なるレールを使用する場合は、すべてのチェーンに同時に電源供給する必要があります。
- TCK はクリティカルな信号です。TCK ピンのシグナルインテグリティが良好であることを確認します。
目的のプライマリブートモードの設定と JTAG ブートモードの設定については、『Versal アダプティブ SoC テクニカルリファレンスマニュアル』 (AM011) の「プライマリブートモード」の表を参照してください。目的のプライマリブートモードに設定するには、MODE[3:0] ピンを 4.7kΩ 以上の抵抗を介して VCCO_503 に接続するか、1kΩ 以上の抵抗を介してグランドに接続します。ボード製造時の JTAG テスト、ボードの立ち上げ、またはデバイスのデバッグ用に、MODE[3:0] ピンの設定で TAG ブートモードを切り替えることができるよう、スイッチまたはジャンパーを追加します。
- MODE[3:0] ピンが複数あるデバイスでは、それぞれのピンを PCB レベルですべて一緒に接続してください (MODE0 を MODE0、MODE1 を MODE1、MODE2 を MODE2、MODE3 を MODE3)。ピンの数にかかわらず、各 MODE ピンに必要なプルアップまたはプルダウン抵抗は 1 つだけです。
REF_CLK は、27 ～ 60 MHz クロック (通常は 33 MHz) を供給するクロックジェネレーターに接続します。このクロックは、VCCO_503 と同じ電圧レベルを使用するシングルエンドの LVCMOS 信号にする必要があります。シグナルインテグリティ解析を実行し、クロックバッファリングまたは終端、あるいはその両方が必要かどうかを判定します。終端は、クロックソース側で直列終端にするか、アダプティブ SoC の REF_CLK ピンのできるだけ近くでテブナン終端にします。REF_CLK のタイミングについては、Versal アダプティブ SoC のデータシートを参照してください。

重要: スタックドシリコンインターコネクト (SSI) テクノロジに基づく Versal デバイス (XCVP1802 など) に 3 つ以上の SLR (Super Logic Region) が含まれている場合は、通常は複数の基準クロックピン (REF_CLK[1:0] など) があります。複数の基準クロックピンがあるデバイスパッケージのピン配置では、1:N バッファーに接続した 1 つのオンボードクロックソースを使用して、各 REF_CLK ピンが 1:N バッファーからクロックソースのコピーを受信するようにします。『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) の「SLR の数とサイズ」の表を参照してください。
リアルタイムクロック (RTC) を使用する場合は、VCC_BATT ピンと GND の間にバッテリを接続し、次の例に示すような水晶発振器回路を RTC PAD に接続します。RTC 水晶発振器および VCC_BATT の要件については、Versal アダプティブ SoC のデータシートを参照してください。
- 容量の増加を最小限に抑えるために、PADI トレースの長さを 1 インチ以内に抑えます。リアルタイムクロックを使用していない場合、PADI をグランドに接続します。
- 容量の増加を最小限に抑えるために、PADO トレースの長さを 1 インチ以内に抑えます。リアルタイムクロックを使用していない場合、PADO をフローティング状態にしておきます。

図 1. 水晶発振器回路の例