QDR-IV アプリケーションの信号と接続

Versal アダプティブ SoC PCB デザイン ユーザー ガイド (UG863)

Document ID
UG863
Release Date
2024-04-01
Revision
1.8 日本語

次の表に、QDR-IV アプリケーションで使用する必須の信号を示します。アプリケーションには、2x18 (36 ビット) インターフェイスと 2x36 (72 ビット) インターフェイスが含まれます。

表 1. QDR-IV 信号の定義
信号 説明 必要な PCB 終端 信号配線の方法
クロック信号
CK_P/CK_N アドレス/コマンド クロック なし、ODT を使用 ポイント ツー ポイント

DKA_P/N[1:0]

DKB_P/N[1:0]

データ書き込みクロック なし、ODT を使用 ポイント ツー ポイント

QKA_P/N[1:0]

QKB_P/N[1:0]

データ読み出しクロック なし、ODT を使用 ポイント ツー ポイント
アドレス信号

A[21:0] (2x18、36 ビット)

A[20:0] (2x36、72 ビット)

アドレス なし、ODT を使用 ポイント ツー ポイント
コマンド信号
AP アドレス パリティ なし、ODT を使用 ポイント ツー ポイント
AINV アドレス反転 なし、ODT を使用 ポイント ツー ポイント
CFG_N モード レジスタ コンフィギュレーション なし、ODT を使用 ポイント ツー ポイント

LBK0_N

LBK1_N

アドレス/コマンド/CK スキュー調整のループバック モード なし、ODT を使用 ポイント ツー ポイント

LDA_N

LDB_N

同期ロード なし、ODT を使用 ポイント ツー ポイント

RWA_N

RWB_N

同期読み出し/書き込み なし、ODT を使用 ポイント ツー ポイント
データ信号

DQA[17:0] (2x18、36 ビット)

DQB[17:0] (2x18、36 ビット)

DQA[35:0] (2x36、72 ビット)

DQB[35:0] (2x36、72 ビット)

データ なし、ODT を使用 ポイント ツー ポイント

QVLDA[1:0]

QVLDB[1:0]

出力データの Valid 信号 なし 使用されない
その他の各種信号
RST_N リセット 遠端の GND に 4.7kΩ プルダウン
PE_N アドレス パリティ エラー出力 なし、直接接続 ポイント ツー ポイント
QDR-IV デバイスのみ

DINVA[1:0]

DINVB[1:0]

データ反転 それぞれ 100Ω を介して GND に接続 プルダウン
ZQ_ZT 外部インピーダンス 220Ω を介して GND に接続 デバイスごとに 1 つ
アダプティブ SoC のみ

IO_VR_7xx

IO_VR_8xx (存在する場合)

キャリブレーション基準

VCCO_7xx に 240Ω

VCCO_8xx (存在する場合) に 240Ω

 

次に、QDR-IV デバイスのポイント ツー ポイント配線の概念図を示します。

図 1. QDR-IV デバイスのポイント ツー ポイント接続