次の表に、QDR-IV 信号の配線規則を示します。
| パラメーター | 値 |
|---|---|
| インピーダンスの規則 | |
| シングルエンド アドレス/コマンド/制御およびデータ信号のインピーダンス | 50Ω 1 ± 10% |
| クロック (CK)、データ書き込みクロック (DK)、およびデータ読み出しクロック (QK) の差動インピーダンス | 90Ω 1 ± 10% |
| 最大トレース長の規則 | |
| すべての信号の最大 PCB トレース長 | 5000 mil |
| アドレス/コマンド/制御信号の間隔規則 | |
| アドレス/コマンド/制御信号間の最小間隔 |
3H 2 、ただし アダプティブ SoC または QDR-IV デバイス直下では 1H |
| アドレス/コマンド/制御信号とその他の信号間の最小間隔 |
5H 2 、ただし アダプティブ SoC または QDR-IV デバイス直下では 2H |
| データ信号の間隔規則 | |
| 同一バイト内のデータ信号と DK/QK 信号間の最小間隔 |
3H 2 、ただし アダプティブ SoC または QDR-IV デバイス直下では 1H |
| 異なるバイトのデータ信号と DK/QK 信号間の最小間隔 |
5H 2 、ただし アダプティブ SoC または QDR-IV デバイス直下では 2H |
| データ信号および DK/QK 信号とその他の信号間の最小間隔 |
5H 2 、ただし アダプティブ SoC または QDR-IV デバイス直下では 2H |
| 2x18 (36 ビット) インターフェイスの配線規則 | |
| DQA[8:0]、DKA0_P、DKA0_N、QKA0_P、QKA0_N、QVLDA[0] | 同じ配線層に配線する必要がある |
| DQA[17:9]、DKA1_P、DKA1_N、QKA1_P、QKA1_N、QVLDA[1] | 同じ配線層に配線する必要がある |
| DQB[8:0]、DKB0_P、DKB0_N、QKB0_P、QKB0_N、QVLDB[0] | 同じ配線層に配線する必要がある |
| DQB[17:9]、DKB1_P、DKB1_N、QKB1_P、QKA1_N、QVLDB[1] | 同じ配線層に配線する必要がある |
| 2x36 (72 ビット) インターフェイスの配線規則 | |
| DQA[17:0]、DKA0_P、DKA0_N、QKA0_P、QKA0_N、QVLDA[0] | 同じ配線層に配線する必要がある |
| DQA[35:18]、DKA1_P、DKA1_N、QKA1_P、QKA1_N、QVLDA[1] | 同じ配線層に配線する必要がある |
| DQB[17:0]、DKB0_P、DKB0_N、QKB0_P、QKB0_N、QVLDB[0] | 同じ配線層に配線する必要がある |
| DQB[35:18]、DKB1_P、DKB1_N、QKB1_P、QKA1_N、QVLDB[1] | 同じ配線層に配線する必要がある |
|
|