次の表に、RLD3 アプリケーションで使用する必須の信号を示します。36 ビットおよび 18 ビットの RLD3 デバイスの信号をそれぞれ示しています。
| 信号 | 説明 | 必要な PCB 終端 | 信号配線の方法 |
|---|---|---|---|
| クロック信号 | |||
| CK/CK_B | アドレス/コマンド クロック | 図 2 参照 | フライバイ |
| DK/DK_B[1:0] | データ書き込みクロック | なし、ODT を使用 | ポイント ツー ポイント |
|
QK/QK_B[3:0] (36 ビット) QK/QK_B[1:0] (18 ビット) |
データ読み出しクロック | なし、ODT を使用 | ポイント ツー ポイント |
| アドレス信号 | |||
| A[20:0] | アドレス | 遠端の VTT に 39Ω | フライバイ |
| BA[3:0] | バンク アドレス | 遠端の VTT に 39Ω | フライバイ |
| コマンド/制御信号 | |||
| CS_B | チップ セレクト | 遠端の VTT に 39Ω | フライバイ |
| REF_B | リフレッシュ | 遠端の VTT に 39Ω | フライバイ |
| WE_B | 書き込みイネーブル | 遠端の VTT に 39Ω | フライバイ |
| データ信号 | |||
|
DQ[35:0] (36 ビット) DQ[17:0] (18 ビット) |
データ | なし、ODT を使用 | ポイント ツー ポイント |
| DM[1:0] | データ マスク | なし、ODT を使用 | ポイント ツー ポイント |
| QVLD/QVLD[1:0] | データ有効 | なし | 使用しない |
| その他の各種信号 | |||
| RESET_B | リセット | 遠端の GND に 4.7kΩ | フライバイ |
| RLD3 デバイスのみ | |||
| ZQ | 外部インピーダンス | GND に 240Ω | メモリ デバイスごとに 1 つ |
| MF | ミラー機能 | GND へ直接接続 (フライバイの場合は 0Ω 抵抗を介して接続)。クラムシェルについては、図 1 を参照してください。 | メモリ デバイスまたは共有フライバイごとに 1 つ |
| アダプティブ SoC のみ | |||
|
IO_VR_7xx IO_VR_8xx (存在する場合) |
キャリブレーション基準 |
VCCO_7xx に 240Ω VCCO_8xx (存在する場合) に 240Ω |
|
RLDRAM3 の使用法としては、2 つの x36 RLD3 デバイスで x72 アーキテクチャを構成するのが一般的です。次の表に、クラムシェルとフライバイの接続をそれぞれ示します。
図 1. 幅を拡張したクラムシェル RLDRAM3 メモリ
図 2. 幅を拡張したフライバイ RLDRAM3 メモリ
