クラムシェル トポロジにはボードスペースの削減などのメリットがありますが、メモリ デバイスのパッケージ ピンの位置が非対称であるため、上層と下層の間にあるメモリ デバイス下の領域で配線が密集しやすくなります。その他のトポロジほど多くのグランド リターン ビアを設けられないので、配線が密集するとクロストークが大きくなり、上層および下層でスタブ トレースが長くなる可能性があります。アドレス ミラーリングを使用すると、メモリ デバイスの特定ピンの機能を真上または真下にあるピンに対応するように変更できます。1 つのビアを信号用と、各デバイスのランド パッドへの短いスタブ用に兼用できます。アドレス ミラーリングは、JEDEC 規格 JESD21-C で定義されています。DDR4 SDRAM では、次の表に示すように 12 本のコマンド/アドレス/制御ピンをミラーリングできます。
重要: キャリブレーションを正しく完了させるには、CS0 とバイト 0 (DQ[7:0]) をミラーリングされていないデバイスに関連付ける必要があります。