厚手 PCB (プリント回路基板) の配線規則の変更

Versal アダプティブ SoC PCB デザイン ユーザー ガイド (UG863)

Document ID
UG863
Release Date
2024-04-01
Revision
1.8 日本語

この章に記載の DDR4 の配線規則により、ボードの厚さが 131 mil 以下の場合、インターフェイスは Versal アダプティブ SoC のデータシートに指定されている最大データ レートで動作できます。131 mil を超える厚さのボードでは、インターフェイスの最大速度が低減されることがあります。次の表に、最大メモリ データ レートをボードの厚さ別に示します。

表 1. ボードの厚さ別の最大 DDR4 データ レート
コンポーネント ボードの厚さ (mil)
DDR4 ≤100 101 ~ 145 101 ~ 145 + スタブ フリー 1 145 ~ 275
コンポーネント Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートに記載のデータ レートよりも 2 メモリ スピード グレード分低速 Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートに記載のデータ レートよりも 3 メモリ スピード グレード分低速
1 ランク DIMM Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートに記載のデータ レートよりも 1 メモリ スピード グレード分低速
2 ランク DIMM Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートに記載のデータ レートよりも 1 メモリ スピード グレード分低速
4 ランク DIMM Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートを参照 Versal アダプティブ SoC のデータシートに記載のデータ レートよりも 1 メモリ スピード グレード分低速
  1. スタブ フリーとは、ビア スタブが長くならないように信号を上位層と下位層に交互に配線することです。図 1 に従来の配線を示し、それと対比した交互層の配線例を 図 2 に示します。
図 1. 従来の配線
図 2. スタブ フリー配線