次の表に、この文書の改訂履歴を示します。
セクション | 変更内容 |
---|---|
2024 年 4 月 1 日、バージョン 1.8 | |
表 1 | 電源レールの一覧に VCCO_8xx を追加。 |
未使用の VCCO バンクと NC ピン |
|
センス ラインの制限 |
|
ランド側キャパシタ直下の配線 | LSC 領域下のプレーンについての説明を更新。 |
表 1 |
|
表 1、表 1、および 表 1 | IO_VR_700 を IO_VR_7xx に変更。IO_VR_800 を IO_VR_8xx に変更。 |
PMC 専用ピン | SSI テクノロジ デバイスの選択に関する重複した箇条書き項目を削除。 |
オクタル SPI | スキューに関する箇条書き項目から「プロダクション シリコンでは」を削除。 |
2023 年 9 月 14 日、バージョン 1.7 | |
表 1 | VCCO_503/510/520/530 の行を追加。 |
ランド側キャパシタ直下の配線 および VCCINT と VCC_RAM を結合する場合のノイズ軽減ストラテジ | 新規セクションを追加。 |
メモリ インターフェイスの PCB ガイドライン | メモリ アーキテクチャのリストに HBM2e を追加。 |
すべてのメモリ インターフェイスに必要な配線のガイドライン | |
LPDDR4/4x インターフェイスの信号と接続 | |
HBM2e の PCB 配線ガイドライン | 新規セクションを追加。 |
GTY/GTYP トランシーバー インターフェイス | PCIe および HSDP に関するガイダンスを追加。 |
PMC 専用ピン |
|
I2C | I3C の説明を削除。 |
オクタル SPI | ES1 のスキューのガイドラインを削除。 |
2022 年 12 月 14 日、バージョン 1.6 | |
全般的な更新 | 「XPE」を「PDM ツール」に変更。 |
表 1 | HBM シリーズの電源レールと表の注記を追加。 |
未使用の VCCO バンクと NC ピン | 未使用の場合にグランドに接続できるバンク グループに HDIO を追加。 |
Versal デバイスで推奨されるデカップリング キャパシタの数 | 第 1 段落を更新。 |
目標インピーダンス | PDN モデルへのリンクを追加。 |
専用センス ピンを持つアダプティブ SoC | 予約センス ピンに関する注記 (重要) を追加。 |
すべてのメモリ インターフェイスに必要な配線のガイドライン | 回路の代わりに DQS_BIAS を使用することについての文を箇条書き項目 6 に追加。 |
アドレス ミラーリングを利用したクラムシェル配線の簡素化 | セクションを追加。 |
PMC 専用ピン | POR_B、MODE[3:0]、および PUDC_B ピンが複数あるデバイスに対するガイダンスを追加。 |
Versal アダプティブ SoC 移行チェックリスト | 「GTYP のファブリック アクセスの制限」および「GT_RCAL および GT_RREF ピンの違い」を追加。 |
予約のセンス ライン | セクションを追加。 |
2022 年 10 月 19 日、バージョン 1.5 | |
すべてのメモリ インターフェイスに必要な配線のガイドライン | ガイドライン 17 を追加。 |
基準材料の仕様 | ボードの厚さを更新。 |
I3C および I2C | I3C を追加。 |
2022 年 6 月 15 日、バージョン 1.4 | |
表 1 | 表を大幅に更新。 |
PMC 専用ピン | セクションを更新。 |
CAN FD、I3C および I2C、トレース ポート インターフェイス ユニット、トリプル タイム カウンター、UART、システム ウィンドウ ウォッチドッグ タイマー (WWDT) | VIH/VIL および VOH/VOL レベルに関する箇条書き項目を追加。 |
Quad SPI | QSPI 読み出しホールドの式のパラメーターを CTO_min (flash) から Output_Hold (flash) に変更。 |
SelectMAP | トピックを追加。 |
XPIO の性能の違い | 最大データ レートを 3200Mb/s から 3733Mb/s へ更新。 |
材料特性と挿入損失 | 付録を追加。 |
2022 年 4 月 27 日、バージョン 1.3 | |
表 1 |
|
クラムシェル トポロジ | セクションを追加。 |
PMC 専用ピン |
|
ギガビット イーサネット MAC 10/100/1000 RGMII、オクタル SPI、Quad SPI、SD/SDIO/eMMC、SPI、USB 2.0 | セクションを更新。 |
2022 年 2 月 1 日、バージョン 1.2 | |
電流ステップ負荷の前提 | VCCINT のみが調整可能であることを指定するように更新。 |
電圧リップルの前提 | AC 電圧リップルの定義を追加。 |
目標インピーダンス | 周波数範囲を削除し、XPE への参照を追加。 |
プレーナ抵抗に関する推奨事項 および リモート電圧センス ラインの PCB 配線 | 新規セクションを追加。 |
LPDDR4/4x インターフェイスの PCB 配線ガイドライン | 注記を更新。 |
表 1 | CKE0_A、CKE0_B、CKE1_B、および CKE1_B の PCB 終端を更新。 |
図 1 | LPDD4 の終端を VDD2 (1.1V) に変更。 |
表 1 | CAC およびデータ信号の最大 PCB トレース長を 3600 ミルに変更。 |
PMC 専用ピン、ギガビット イーサネット MAC 10/100/1000 RGMII、オクタル SPI、SD/SDIO/eMMC、SPI、および USB 2.0 | セクションを更新。 |
Quad SPI | セクション全体を更新し、「QSPI ボード遅延のガイドライン」の表を削除。 |
GTYP トランシーバーのファブリック アクセスの制限 および GT_RCAL および GT_RREF の違い | 新規セクションを追加。 |
Versal デバイスのデフォルト キャパシタ数 | 付録を削除。 |
2021 年 7 月 1 日、バージョン 1.1 | |
PCB デザインの主な内容 | 「回路図デザインおよびシミュレーションに関するリソース」の箇条書き項目を追加。 |
表 1 |
|
未使用の VCCO バンクと NC ピン | 新規セクションを追加。 |
パワー マネージメント シナリオ | セクション全体を更新し、個々のパワー マネージメント シナリオに関する説明を削除。 |
すべてのメモリ インターフェイスに必要な配線のガイドライン | |
基準材料の仕様 |
|
異なるスタックアップの調整 | 新規セクションを追加。 |
DDR4 インターフェイスの信号と接続 | 表 1 を更新し、「重要」の注記を追加。 |
DDR4 インターフェイスの PCB 配線ガイドライン、LPDDR4/4x インターフェイスの PCB 配線ガイドライン、RLDRAM3 インターフェイスの PCB 配線ガイドライン、QDR-IV インターフェイスの PCB 配線ガイドライン | 「重要」の注記を追加。 |
表 1 | CAC およびトレース信号の最大 PCB トレース長を 3000 ミルに変更。 |
表 1 | 表を更新。 |
PMC 専用ピン | MODE ピンを VCCO_503 に接続することについての箇条書き項目を追加。 |
オクタル SPI | VCCO_503 に 4.7 ~ 10kΩ のプルアップ抵抗を配置することについての箇条書き項目を追加。 |
Quad SPI | 4 番目の箇条書き項目で「VCCO_503」を「VCCO_500」に変更。 |
Versal デバイスおよびパッケージ間の移行 |
|
Versal アダプティブ SoC 移行チェックリスト | セクションを更新。 |
パッケージ間のフットプリントの互換性 | デバイス番号およびパッケージを更新。 |
XPIO、HDIO、およびトランシーバーの数の違い | 図 1 を含むセクション全体を更新。 |
パッケージ サイズ | 「例」のセクションを更新。 |
VCCSDFEC レール | セクションを更新。 |
VCCINT_GT_L/R レール、VCC_CPM5 レール、GTY トランシーバーのファブリック アクセスの制限、VCC_IO および IO_VR ピンの違い | セクションを削除。 |
トランシーバー数の違い | セクションを更新し、例を削除。 |
XPIO の性能の違い | デバイス番号およびパッケージを更新。 |
XPIO バンクのファブリック アクセスの制限 | 最初の段落と 図 1 を更新。 |
I/O バンクおよび GT クワッドの番号の違い | 図 1 を含むセクション全体を更新。 |
表 25 | VCC_PMC を VCCINT の列へ移動。 |
最小限の電源レール、低電圧、PS オーバードライブ | VCC_PMC を表 26 から表 27 へ移動。 |
表 31 および表 32 | 表の列見出しから電圧値を削除。 |
2020 年 11 月 24 日、バージョン 1.0 | |
初版。 | N/A |