電圧リップルの前提

Versal アダプティブ SoC PCB デザイン ユーザー ガイド (UG863)

Document ID
UG863
Release Date
2023-09-14
Revision
1.7 日本語

各レールの AC 電圧リップル (過渡電流イベントによる電圧偏差) と VRM DC 許容誤差は、Versal アダプティブ SoC データシートで定義された仕様範囲に収まるものとします。PCB のデカップリングを確定する目的で、コア レール (VCCINT、VCC_RAM、VCC_SOC、VCC_IO、VCC_PSFP、VCC_PSLP、VCC_PMC) は、1% の DC VRM 許容誤差に加えて 17mV の固定 AC リップルを使用します。たとえば、Versal アダプティブ SoC データシートに最小/最大動作電圧が記載されている場合、AC リップルが 17 mV 内に収まるようにデカップリング キャパシタを設計し、ほとんどの電圧レギュレータ モジュール (VRM) の DC 誤差は 1% であり、これに対応するように残りのマージンを割り当てます。