- [Sources] ウィンドウで VHDL ソースを 1 つ選択します。
- マウスを右クリックして表示されるポップアップ メニューのコマンドを確認します。
-
Open File をクリックしてファイルを開き、テキスト エディターでスクロール バーを使用してその内容を確認します。
[Sources] ウィンドウでソース ファイルをダブルクリックして、テキスト エディターでファイルを開くこともできます。
テキスト エディターには、RTL コードのキーワードやコメントが色分け表示されます。予約語の表示フォントや文字の色は、 コマンドを使用して設定できます。詳細は、 『Vivado Design Suite ユーザー ガイド: Vivado IDE の使用』 (UG893) を参照してください。
- テキスト エディターにカーソルを置き、右クリックして Find in Files をクリックします。[Replace in Files] コマンドもあります。
さまざまな検索オプションを設定できる [Find in Files] ダイアログ ボックスが開きます。
- [Find what] フィールドに「
clk」と入力し、Find をクリックします。[Find in Files] ウィンドウが Vivado IDE 下部のメッセージ エリアに表示されます。
- [Find in Files] ウィンドウに表示されたファイルの 1 つを展開し、そのファイルに含まれている clk のいずれか 1 つを選択します。
テキスト エディターに選択したファイルが開き、選択した clk の箇所が表示されます。
- [Find in Files] ウィンドウを閉じます。
- 開いているテキスト エディターのウィンドウを閉じます。
次の手順では、合成を実行する前に、デザイン コンフィギュレーションおよび解析機能の一部を説明します。