IP インテグレーターを使用した IP サブシステムの作成 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: デザイン フローの概要 (UG892)

Document ID
UG892
Release Date
2023-10-19
Version
2023.2 日本語

Vivado IP インテグレーターでは、ブロック デザイン (.bd)、または AXI4 インターコネクト プロトコルを使用して複数の IP をまとめた IP サブシステムを作成できます。IP インテグレーターでは、IP コアをすばやく接続して、AMD Zynq™ UltraScale+™ MPSoCAMD Zynq™ 7000 SoC、および MicroBlaze™ プロセッサを使用したエンベデッド プロセッサ ベースのデザインを含む、ドメイン特定のサブシステムおよびデザインを作成できます。「カスタム IP および IP サブシステムのパッケージ化」で説明しているように、Vivado HLS からの高位合成モジュール、System Generator からの DSP モジュール、[Package IP] 機能を使用してパッケージ化したカスタム IP をインスタンシエートできます。

図 1. Vivado IP インテグレーター

Vivado IP インテグレーターでは、デザイン キャンバスに IP をドラッグ アンド ドロップし、AXI インターフェイスをワイヤ 1 つを使用して接続し、ポートおよびインターフェイス ポートを配置して IP サブシステムを最上位デザインに接続します。これらの IP ブロック デザインは、ソース (.bd) としてパッケージされ、ほかのデザインで再利用することもできます。詳細は、 『Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計』 (UG994) または 『MicroBlaze プロセッサ エンベデッド デザイン ユーザーガイド』 (UG1579) を参照してください。