Vivado IDE でエラボレート済み RTL デザインを開くと、RTL ソース ファイルがコンパイルされて RTL ネットリストがインタラクティブ解析用に読み込まれ、RTL 構造、構文、ロジック定義を確認できます。次の解析およびレポート機能があります。
- RTL のコンパイル検証および構文チェック
- RTL が UltraFast 設計手法ルールに準拠していることを確認するチェックを実行
- ネットリストおよび回路図の確認
- デザイン ルール チェック
- RTL ポート リストを使用した早期 I/O ピン プランニング
- 1 つのビューで RTL ソース ファイル内のインスタンシエーションやロジック定義などのオブジェクトを選択すると、ほかのビューでもプローブできる機能
RTL の開発および解析の詳細は、 『Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力』 (UG895) を参照してください。RTL ベースの I/O ピン プランニングの詳細は、 『Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング』 (UG899) を参照してください。