エンベデッド プロセッサ デザインを作成するときは、少し異なったツール フローが必要になります。エンベデッド プロセッサには効果的に起動および実行するためのソフトウェアが必要なので、ソフトウェア デザイン フローをハードウェア デザイン フローと合わせて実行する必要があります。したがって、ハードウェア フローとソフトウェア フローとの間のデータ ハンドオフ、およびこの 2 つのドメイン間での検証が重要になります。
エンベデッド プロセッサのハードウェア デザインを作成するには、Vivado Design Suite の IP インテグレーターを使用します。Vivado IP インテグレーターのブロック デザインでは、ユーザーがプロセッサ コアとそのインターフェイスをインスタンシエート、コンフィギュレーション、アセンブルします。IP インテグレーターでは、規則に基づいたコネクティビティが強化され、設計アシスタンス機能を利用できるようになっています。ハードウェア デザインがインプリメンテーションまでコンパイルされたら、次はそれをソフトウェア開発および検証で使用するため、AMD Vitis™ にエクスポートします。シミュレーションおよびデバッグ機能を使用して、ハードウェアとソフトウェアという、2 つのドメイン間でデザインをシミュレーションおよび検証できます。
Vitis はAMDの統合ソフトウェア セットで、AMD プラットフォーム上のすべてのエンベデッド アプリケーションおよびアクセラレーション アプリケーションのコンパイラが含まれています。Vitis では、高位言語での開発がサポートされていて、オープン ライブラリも活用でき、ドメイン別の開発環がサポートされています。
エンベデッド プロセッサ デザイン フローの詳細は、次の資料を参照してください。