メモリ IP の使用 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: デザイン フローの概要 (UG892)

Document ID
UG892
Release Date
2023-10-19
Version
2023.2 日本語

AMD メモリ IP を使用する場合は、追加の I/O ピン プランニング手順が必要です。IP をカスタマイズした後、Vivado IDE でエラボレート済みデザインまたは合成済みデザインを開いて最上位 I/O ポートを物理的なパッケージ ピンに割り当てます。

各メモリ IP に関連するポートはすべて I/O ポート インターフェイスとしてグループ化されており、簡単に特定および割り当てできます。メモリ バンク/バイト プランナーが提供されており、メモリ I/O ピン グループを物理的なデバイス ピンのバイト レーンに割り当てることができます。詳細は、 『Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング』 (UG899) を参照してください。

デザインにメモリ IP が含まれる場合は、次の資料を参照してください。

  • シミュレーションの詳細: UltraScale アーキテクチャ FPGA メモリ IP LogiCORE IP 製品ガイド』 (PG150)
  • MicroBlaze™ プロセッサ デザインを含むメモリ IP のシミュレーション例: 『リファレンス システム: IP インテグレーターを用いた Kintex 7 MicroBlaze システム シミュレーション』 (XAPP1180)