合成済みデザインを開くと、Vivado Design Suite により合成済みネットリストが開かれ、ターゲット デバイスに物理制約およびタイミング制約が適用されます。合成済みデザインのさまざまなエレメントがメモリに読み込まれたら、必要に応じて解析および変更して、デザインを完成させることができます。変更は、制約ファイル、ネットリスト、デバッグ コア、およびコンフィギュレーションに保存できます。
合成済みデザインを使用すると、早期のタイミング、消費電力、使用率見積もりのようなデザイン タスクを多く実行でき、デザインが指定するターゲットで要件を満たすことができるのかどうか判断できます。デザインは、Vivado IDE のウィンドウを使用してさまざまな方法で解析できます。1 つのウィンドウでオブジェクトを選択すると、ほかのウィンドウでも選択されます。[Messages]、[Schematic]、[Device]、[Package]、[Find] などのさまざまなウィンドウから、RTL ファイルの問題のある行にクロスプローブできます。[Schematic] ウィンドウでは、ロジックの接続および階層をインタラクティブに調べることができます。タイミング制約を適用したり、より詳細なタイミング解析を実行したりもできます。I/O ポートの物理制約、フロアプラン、デザイン コンフィギュレーションをインタラクティブに定義することもできます。詳細は、 『Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック』 (UG906) を参照してください。
Vivado IDE の I/O プランニング機能を使用すると、I/O ポートをインタラクティブに設定して合成済みデザインに割り当て、DRC を実行できます。[Report DRC] コマンドをクリックすると、包括的な DRC が実行され、ロジックの問題が特定できます。詳細は、 『Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング』 (UG899) および 『Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック』 (UG906) を参照してください。
合成済みデザインでは、プログラム済みデバイスでテストおよびデバッグが実行できるよう、デバッグ コア ロジックを設定およびインプリメントできます。[Schematic] または [Netlist] ウィンドウで、デバッグ用の信号を選択し、デバッグ コアを設定して、デザインに挿入します。コアのロジックおよび接続は、デザインの合成がアップデートされても、できる限り保持されます。詳細は、 『Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ』 (UG908) を参照してください。
合成済みデザインを開くには、次のいずれかを実行します。
- Flow Navigator の [Synthesis] セクションで Open Synthesized Design をクリックします。
- Flow Navigator で Synthesis を右クリックし、New Synthesized Design をクリックします。
- をクリックします。
- [Design Runs] ウィンドウで run の名前をダブルクリックします。
次の図に、合成済みデザインを開いた場合のデフォルト レイアウトを示します。
