Sources ウィンドウでブロック デザイン (BD) モジュールを右クリックすると、次のコマンドが使用できます。
注記: 詳細は、
『Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計』 (UG994) を参照してください。
- Create HDL Wrapper
- 選択したブロック デザインを含む最上位 Verilog または VHDL モジュールを作成します。
- View Instantiation Template
- ブロック デザインのインスタンシエーション テンプレートを開き、別の RTL ファイルにインスタンシエートします。
- Generate Output Products
- 必要に応じてブロック デザインのターゲット データを生成します。
- Reset Output Products
- 生成されたターゲット データを削除します。