入力ファイル - 2023.2 日本語

• VHDL
• Verilog
• Verilog ヘッダー
• SystemVerilog

• ファイルをインポートおよびエラボレートして、ロジックを解析したり、ソースを変更したりできます。
• ソース ファイルは元の場所から参照するか、プロジェクトにコピーできます。
• RTL ソース ファイルをインポートするときに、ディレクトリを指定できます。ディレクトリを指定すると、そのディレクトリに含まれる認識可能なファイルおよびファイル タイプがすべてプロジェクトにインポートされます。

• CSV (カンマ区切り) フォーマット ファイルをインポートし、[I/O Planning] レイアウトの [I/O Ports] ウィンドウに表示できます。この機能は、I/O プランニング プロジェクトでのみ使用できます。
• I/O ポートを物理パッケージ ピンに割り当てると、デバイス ピンの設定を定義できます。
• CSV は、デバイス ピンおよびピン配置に関する情報をボード設計者と交換するために使用される標準ファイル形式です。

• EDIF
• NGC
• NGO

• AMD Vivado™ IDE では、複数の EDIF または NGC ネットリストを使用してデザインを構築でき、階層デザイン手法がサポートされます。
• 最上位ロジックを選択すると、下位モジュールが自動的にインポートされます。このプロセスは、デザインをアップデートする際により柔軟性を発揮します。
• Vivado IDE のインクリメンタル ネットリスト インポート機能では、どのレベルのデザイン階層のネットリストでも更新できます。

• EDIF
• NGC

• Vivado IDE では、EDIF または NGC ネットリストのインポートがサポートされています。
• Vivado IDE では、複数のネットリストを使用してデザイン階層を構築できます。
• 最上位ロジックを選択すると、下位モジュールが自動的にインポートされます。インクリメンタルなネットリストのインポート機能では、どのレベルのデザイン階層のネットリストでも更新できます。
• 作成中のフロアプラン制約は、更新されても保持されます。

• XCI
• XCIX
• BD

• Vivado IDE には、IP の XCI ファイルまたはコア コンテナーの XCI ファイルを使用して、設定済みのAMD IP をインポートできます。
• また、Vivado IDE では、Vivado IP インテグレーターを使用して作成したブロック デザインを含む BD ファイルをインポートすることもできます。

• XDC
• SDC

• Vivado IDE では、Synopsys デザイン制約 (SDC) およびザイリンクス デザイン制約 (XDC) ファイルがサポートされます。
• Vivado IDE では、複数の制約ファイルをインポートできるので、物理制約、I/O 制約、およびタイミング制約を分離できます。

• BMM
• ELF
• MIF
• COE

ELF: ELF (Executable and Linkable Format) ファイルは、CPU で実行できる CPU コード イメージを含むバイナリ データ ファイルです。

MIF: コア、セル、またはシミュレーション モデルで使用されるメモリ内容を記述したファイルです。

COE: コア生成の際に入力される初期メモリおよび係数の内容が記述されたファイルです。