[General] ページでは、プロジェクト名、パーツ、ターゲット言語、ターゲット シミュレータ、最上位モジュール名、言語オプションを指定できます。
- Name
- プロジェクト名を指定します。
- Project Device
- 合成およびインプリメンテーション両方でデフォルトとして使用するターゲット デバイスを指定します。参照ボタンをクリックすると Select Device ダイアログ ボックスが表示され、デバイスを変更できます。注記: 合成 run またはインプリメンテーション run が複数ある場合は、Run Properties ウィンドウから run 設定を変更して特定 run で使用されるデバイスを変更することもできます。詳細は、 『Vivado Design Suite ユーザー ガイド: Vivado IDE の使用』 (UG893) を参照してください。
- Target Language
- デザインのターゲット出力言語を Verilog または VHDL に設定します。指定したターゲット言語でデザインの RTL 出力ファイルが生成されます。[Target languate] で制御される出力の例は、合成、シミュレーション、最上位ラッパー ファイル、テストベンチ、および IP のインスタンシエーション テンプレートです。
- Default Library
- プロジェクトのデフォルト ライブラリを指定します。明確にライブラリを指定しない限り、すべてのファイルはこのライブラリでコンパイルされます。ライブラリ名は選択するか、Library テキスト フィールドに新しいライブラリ名を入力して指定します。
- Top Module Name
- デザインの最上位 RTL モジュール名を指定します。下位モジュール名を入力し、特定のモジュールに対して合成を実行することもできます。参照ボタンをクリックすると、最上位モジュールが自動的に検索され、可能性のある最上位モジュールのリストが表示されます。
- Language Options
-
重要: ここでの設定は、合成に適用されます。Verilog options オプションおよび Generics/Parameters オプションは、Settings の Simulation ダイアログ ボックスからも定義できます。シミュレーション設定は、シミュレーション ファイルセットに適用されます。シミュレーションには影響しますが、合成には影響しません。
- Verilog Options
- 参照ボタンをクリックし、Verilog Options ダイアログ ボックスで次のオプションを設定します。
- Verilog Include Files Search Paths
- Verilog ソース ファイルのインクルード文で参照されるファイルの検索パスを指定します。
- Defines
- プロジェクトの Verilog マクロ定義を指定します。
- Uppercase all identifiers
- すべての Verilog 識別子を大文字に設定します。
- Generics/Parameters
- VHDL ではジェネリックが、Verilog では定数値のパラメーター定義がサポートされます。どちらの方法でも、パラメーターを変更できるので、さまざまな状況で再利用可能です。参照ボタンをクリックすると、ジェネリックおよびパラメーターの値を定義して、ソース ファイルで定義されたデフォルトの値を上書きできます。
- Loop Count
- 最大ループ反復値を指定します。デフォルトは 1000 です。注記: Loop Count オプションは、合成中ではなくエラボレーション中に使用されます。合成に対しては、Settings ダイアログ ボックスの [Synthesis] ページの More Options フィールドに「-loop_iteration_limit」と入力します。
図 1. [General Settings] ページ
